# METHOD OF ERASING MEMORY, METHOD OF PROGRAMMING MEMOR AND METHOD OF ERASING AND PROGRAMMING MEMORY

Publication number: JP2010596

**Publication date:** 

1990-01-16

Inventor:

JIERII EI KURAIFUERUSU; ARAN BEEKAA; JIYOOJI HEKUSUTORA; BUAAJIRU NAIRUSU KINETSUTO;

SUTEIIBUN UERUZU; MAAKU UINSUTON

**Applicant:** 

INTEL CORP

**Classification:** 

- international:

G11C16/10; G11C16/16; G11C16/34; G11C16/06;

(IPC1-7): G11C16/06; G11C17/00

- european:

G11C16/10; G11C16/16; G11C16/34V

Application number: JP19890036394 19890217 Priority number(s): US19880157361 19880217

Also published as:

US 5053990 (A1)

G B2215155 (A)


TF R2627315 (A1)
F R2627089 (A1)

DE 3900798 (A1)

Report a data error here

#### Abstract of JP2010596

PURPOSE: To program a flash memory device via a data port and to enable an erasing command port architecture by incorporating a circuit means into the same semiconductor chip as a memory executing erasing, programming and erasing/programing test in a circuit. CONSTITUTION: A program command is inputted into a condition resistor 35 and command resistor 37 in a first cycle of writing enable signals WE. An address latch 13 and data latch 22 are loaded in a second WE cycle. The first transition end of the second WE cycle is started to program by generating control signals to a program voltage generator 25 with a condition decoder 36. Next, a high voltage VPP is applied to a gate and drain of an addressed cell of a memory array 11 with the program voltage generator 25. Programming is finished by writing a program test command into the condition resistor 35 and the command resistor 37 in a third WE cycle, and an internal limit voltage is set in order to test a newly programed bit.



Data supplied from the esp@cenet database - Worldwide

#### 19 日本国特許庁(JP)

① 特許出顧公開

### 母 公 開 特 許 公 報 (A) 平2-10596

⑤Int. Cl. 5

識別記号

庁内整理番号

❷公開 平成2年(1990)1月16日

審査請求 未請求 請求項の数 4 (全16頁)

G 11 C 16/06

7341-5B G 11 C 17/00

309 C

7341-5B

Ĕ

**9発明の名称** メモリの消去法、メモリのプログラミング法およびメモリの消去。

プログラミング法

②特 顧 平1-36394

②出 颐 平 1 (1989) 2月17日

優先権主張 @1988年2月17日@米国(US)@157,361

**砂発 明 者 ジェリイ・エイ・クラ アメリカ合衆国 95621 カリフオルニア州・シトラス・** 

イフエルス ハイツ・アムステルダム アヴェニュ・7304

**⑫発 明 者 アラン・ベーカー アメリカ合衆国 95628 カリフォルニア州・フェア オ** 

ークス・ミネリタ アヴエニユ・4619

①出 願 人 インテル・コーポレー アメリカ合衆国 95051 カリフオルニア州・サンタクラ

ション ラ・パウワース アヴェニュウ・3065

⑩代理人 弁理士山川 政樹 外2名

最終頁に続く

## 明知寺の浄む(内容に変更なし)

1. 発明の名称

メモリの商去法。メモリのプログラミング法かよ びメモリの商去・プログラミング法

#### 2. 特許請求の総門

(1) シリコン基板上に形成され、それぞれが1つのフローテイングゲートを有する複数個のメモリセルであつて、プログラム命令及び消去命令は、前記メモリセルに対し適切な制御信号を発生する命令レジスタにデータとして入力される電気的に消去可能プログラム可能観取り専用記憶装置にかいて、

- (a) 第1の書込みサイクルの間に消去設定指令 を前記命令レジスタに書込む過程と;
- (b) 第2の書込みサイクルの間に消去指令を前記命令レジスタに書込む過程と;
- (c) 消去サイクルの間に前配メモリセルを消去 する過程と:
- (d) 第3の書込みサイクルの間に商去検査指令 を前記命令レジスタに書込み、前記商去可能プロ

グラム可能読取り専用記憶装置の1つの記憶場所 をアクセスするために指定アドレスを提供する過 種と:

- (e) 前配配性場所が消去されているか否かを判定するために配定装置の前配配性場所の内容を説取り、その際に前配データが消去されていなければ、前配消去サイクルの持続時間を増分し、前配配性場所が消去されるまで過程(a)から(e)を繰返す過程と:
- (f) 全てのアドレス配像場所が消去され且つ検査確認されるまで過程(d)及び(e)を練返す過程と;から成る前配電気的に消去可能プログラム可能就取り専用配像装置を消去する方法。
- (2) シリコン基板上に形成され、それぞれが1つのフローテイングゲートを有する複数個のメモリセルであつて、プログラム命令及び消去命令は、 前配メモリセルに対し適切な制御信号を発生する命令レジスタにデータとして入力される電気的に 情去可能プログラム可能観取り専用配像模型において、

- (1a) 第1の書込みサイクルの間にプログラミング設定指令を前記命令レジスタに書込む過程と;
- (1b) データが 44 に等しい第2の書込みサイタルの間にアドレス及びデータを前配消去可能プログラム可能読取り専用配信装置にラッチする過 選と;
- (1e) プログラミングサイクルの間に前配荷去 可能プログラム可能説取り専用配像装置をプログ ラムする過程と;
- (1d) 第3の書込みサイクルの間にプログラム ア 検査指令を前配命令レジスタに書込む過程と;
  - (1e) 過程(1c) セデータがプログラムされた 記憶場所の内容を検査するために、その記憶場所 から内容を読取り、その際に前記記憶場所がプロ グラムされていなければ、前記記憶場所がプログ ラムされるまで過程(1a)から(1e)を練返す過程 と:
  - (1f) 全てのアドレス記憶場所がプログラムされ且つ検査確認されるまで、新たなアドレスでと に通程(1a)から(1e)を練返す過程と;
  - (1e) 前記記憶場所が消去されているか否かを 特定するために記憶装置の前記記憶場所の内容を 読取り、その際に前記データが消去されていなけ れば、前記消去サイクルの持続時間を増分し、前 記記憶場所が消去されるまで過程(1a)から(1e) を議選す過程と:
  - (1f) 全てのアドレス記憶場所が消去され且つ 検査確認されるまで過程(1d)及び(1e)を練返す 過程と;
  - (2a) 第1の書込みサイクルの間にプログラミング設定指令を前記命令レジスタに書込む過程と
  - (2b) 第2の書込みサイクルの間に前記前去可能プログラム可能説取り専用記憶装置にアドレス及びデータをラッチする過程と;
  - (2c) プログラミングサイクルの間に前記消去 可能プログラム可能説取り専用記憶装置をプログ ラムする過程と;
  - (24) 第3の書込みサイクルの間にプログラム 検査指令を前配命令レジスタに書込む過程と;
    - (2\*) 過程(2c) でデータがプログラムされた

から成る前配電気的に荷去可能プログラム可能説 取り専用配性装置をプログラムする方法。

- (3) シリコン基板上に形成され、それぞれが1つのフローテイングゲートを有する複数個のメモリセルであつて、プログラム命令及び消去命令は、前記メモリセルに対し適切な制御信号を発生する命令レジスタにデータとして入力される電気的に消去可能プログラム可能観取り専用記憶装置にかいて、
- (1a) 第1の書込みサイクルの間に商去設定指令を前記命令レジスタに書込む通程と;
- (1b) 第2の書込みサイクルの間に荷去指令を 前配命令レジスタに書込む過程と;
- (1c) 消去サイクルの間に前記メモリセルを消去する過程と;
- (1d) 第3の書込みサイクルの間に消去検査指令を育配命令レジスタに書込み、前配消去可能プログラム可能跳取り専用記憶装置の1つの記憶場所をアクセスするために指定アドレスを提供する 過程と;

記憶場所の内容を検査するために、その記憶場所から内容を読取り、その際に前記記憶場所がプログラムされていなければ、前記記憶場所がプログラムされるまで過程(2s)から(2e)を練返す過程と:

- (2f) 全てのアドレス配信場所がプログラムされ且つ検査確認されるまで新たなアドレスごとに 通程(2s)から(2e)を練返す過程と; から成る前配消去可能プログラム可能就取り専用
- から成る前記消去可能プログラム可能観取り専用 記憶装置を消去し且つプログラムする方法。
- (4) シリコン基板上に形成され、それぞれが1つのフローテイングゲートを有する複数側のメモリセルであつて、プログラム命令及び商去命令は、 前記メモリセルに対し適切な制御信号を発生する 命令レジスタにデータとして入力される電気的に 荷去可能プログラム可能説取り専用記憶装置において、
- (1a) 第1の書込みサイクルの間に商去設定担 令を前配命令レジスタに書込む過程と;
  - (1b) 第2の書込みサイクルの間に商去指令を

前記命令レジスタに書込む過程と;

- (1c) 消去サイクルの間に前記メモリセルを消去する過程と;
- (10) 前記記憶場所が消去されているか否かを 判定するために記憶装置の前記記憶場所の内容を 読取り、その際に前記データが消去されていなけ れば、前記消去サイクルの持続時間を増分し、前 記記憶場所が消去されるまで過程(1a)から(1o) を維度す過程と;
- (1f) 全てのアドレス記憶場所が所去され且つ 検査確認されるまで過程(1d)及び(1e)を繰返す 過程と;
- (2a) 第1の書込みサイクルの間に商去設定指令を兼記会令レジスタに書込む過程と;
  - (2b) 第2の書込みサイクルの間に商去指令を

能プログラム可能脱取り専用配信装置にアドレス 及びデータをラッチする過程と;

- (3e) プログラミングサイクルの間に前配清去 可能プログラム可能読取り専用記憶装置をプログ ラムする過程と,
- (3d) 第3の書込みサイクルの間にプログラム 検査指令を前配命令レジスタに書込む過程と;
- (3e) 過程(3e) でデータがプログラムされた 記憶場所の内容を検査するために、その記憶場所 から内容を読取り、その瞬に前記記憶場所がプロ グラムされていなければ、前記記憶場所がプログ ラムされるまで過程(3s)から(3e)を練返す過程 と:
- (3f) 全てのアドレス配復場所がプログラムされ且つ検査確認されるまで、新たなアドレスごと に通程(3a)から(3e)を練返す過程と;

から成る前配電気的に得去可能プログラム可能説 取り専用配電装置を事前条件付けし、消去し且つ プログラムする方法。

3. 発明の詳細な説明

前配命令レジスタに書込む過程と;

- (2c) 消去サイクルの間に前記メモリセルを消去する通視と;
- (24) 第3の書込みサイクルの間に消去検査指令を前配命令レジスタに書込み、前配消去可能プログラム可能観取り専用記憶装置の1つの記憶場所をアクセスするために指定アドレスを提供する通復と;
- (2e) 前記記憶場所が消去されているか否かを 利定するために、記憶装置の前記記憶場所の内容 を読取り、その際に前記データが消去されていた ければ、前配消去サイクルの持続時間を増分し、 前記記憶場所が消去されるまで過程(2a)から(2a) を練返す過程と;
- (2t) 全てのアドレス記憶場所が消去され且つ 検査確認されるまで過程(2d)及び(2e)を繰退す 通程と;
- (3a) 第1の書込みサイクルの間にプログラミング数定指令を前配命令レジスタを書込む過程と
  - (3b) 第2の書込みサイクルの間に前記請去可

#### 〔 産業上の利用分野〕

本発明は、金属酸化物半導体(MOS) より成り 電気的化プログラム可能消去可能読取り専用記憶 装置(EEPROM) の分野及びフローティングゲートを有するプログラム可能読取り専用記憶装置 (EPROM) に関する。

(従来の技術及び発明が解決しようとする課題) 最も一般的に使用されている EPROM セルは絶 操体により完全に包囲された電気的フローティン グゲートを有し、このフローティングゲートは、 通常、シリコン基板に形成されるソース領域とド レイン領域との間に配設される。初期の EPROM セルでは、米国等許第3,660,819号に配数される デバイスのように、電荷は電子をだれ注入により 絶像体に注入されていた。後期の EPROM は、米 国等許第4,142,926号,第4,114,255号及び第 4,412,310号に配数されるように、フローティン グゲートの帯電にチャネル注入を利用した。この ような EPROM の情去は、アレイに常外線を照射 することにより行なわれる。 情去可能 EPROM(EEPROM) も市版されてかり、 電荷のフローティングゲートへの印加、フローティングゲートからの除去を、基板上に形成された 薄い酸化物領域に電荷を通過させることによつて 行なり構成(米国等許算 4,203,158 号を参照)も あり、上部電極を介して電荷を除去する構成(米 国等許算 4,099,196 号を参照)もある。

このようた EEPROM セルでは、 EPROM セルほど 基板の 面積が積小されない。 セルをより 高密度 にすることによりメモリアレイのサイズを接小するための様々な方法が実現されている。 その方法の1つは米国特許第4,432,075 号に記載されている。 また、米国特許第4,266,283 号には、EEPROM をアレイとして配列し、メモリアレイにかいて実行すべき様々な機能を選択することが記載されている。

EPROM は、消去とプログラミングの2つの目的のために、プリント国路板から取除かれることが最も多い。セルのプログラミングには特別のプログラミング装置が使用される。この装置は、さ

同時に電気的に消去される。セル自体はセルごと
に単一のデバイスのみを使用する。このようなセ
ルは前記の同時係属出版、出版番号 892,446 代記
載されている。これに関連する別の構成は、IEEE
Journal of Solid - State Circuits,Vol.
SC-22,No.4(1987年4月) に掲載されたマスオ
カ他による論文「A 256-Kbit Flash E<sup>®</sup>PROM
Using Triple-Polysilicon Technology」に
も見られる。本発明はこれらのセルの使用を目指
するのである。

電気的に消去するフラッシュメモリデバイスは 別の問題、特に過剰消去の問題を生じさせる。余 りに多くの電荷が除去されてしまうので、デバイ スは「空芝に似た」状態となる。消去後、フロー ナイングゲートは消去されたが、さほど正に帯電 されていないことを検査するために、セルの試験 が必要になるであろう。

フラッシュメモリで回路内消去を利用すると、 別の問題が生じる。すなわち、フラッシュメモリ の消去とプログラミングを実行するために、新た らに、セルが遠正に消去され且つプログラミング されたことを検査する。プログラミング中、電子 がフローテイングゲートへ移動されるので、セル の導電性が低下する。この EPROM デパイスの動 作も良く知られている。

EEPROM は、通常、メモリからデータを観取るために使用されるのと同じ回路(たとえば、ブリント回路板)に取付けられている間にプログラミングを表されるという点で、EPROM では異なる。すなわち、特殊なブログラミング装置は使用されない。場合によつでは、プログラミングが適正に実行されたことを検査するために「オンナップ」回路を使用する。米国特許第4.460,982 号には、プログラミングと消去の双方を実行する手段を構成するインテリジェント EEPROM が記載されている。

さらに最近になつて、前去可能 EPROM/EEPROM の新種が現われたが、このデバイスは「フラッシュ」 EPROM 又は EEPROM と呼ばれることもある。 このフラッシュメモリにかいては、アレイ全体が

な信号/指令線を追加する必要がある。通常、追加される線路にはメモリチップ上で対応するピンが追加される必要があるが、新たに国路・回路板、システム等を設計する場合には問題とはならない。しかしながら、既存の SPROM/EEPROM の代わりにフラッシュメモリを使用するときは、ピン同志の互換性が不可欠な条件となる。消去及びプログラミングを可能にするフラッシュメモリデバイスの内部で何らかのアーキテクチャの変更を行なわない限り、ピン同志の互換性を直接得るととはできない。

#### (問題点を解決するための手段)

本発明は、データポートを介してフラッシュメモリデバイスをプログラミングし且つ清去する指令ポートアーキテクチャを提供する。 個路内で清去, プログラミング及び消去/プログラム検査を実行するために、メモリと同一の半導体チップに回路手数が組込まれる。指令ポートコントローラは、関連するプロセッサに結合されるデータ線か

5命令を受入れるように結合される。指令ポートコントローラに書込まれた命令は、メモリの消去及びプログラミングを実行するため、並びに消去動作及びプログラム動作が実行された後に内容を検査するための制御信号を発生するのに必要な指令を供給する。

指令ポートは指令ポートコントローラと、プログラミングデータを受入れるためにデータパスに結合されるデータレジスタと、プログラミング中及び検査中にアドレス情報を受入れるためにアドレスパスに結合されるアドレスシスタとから構成される。指令ポートコントローラは、マイクロブロセッサから指令命令を受取るためにデータパスに結合される指令レジスタ及び状態レジスタと、必要なタイミングを発生するクロック発生器と、指令レジスタ及び状態レジスタに入力された命令を復号する状態デコーダとから構成される。

さらに、指令ポートコントローラは、メモリの 情去及びプログラミングを実行するための情去ア ルゴリズム及びプログラミングアルゴリズムを提

プログラムのマイクロプロセッサ制御・消去・プログラム検査・消去検査確認及び観取りのモードをフラッシュメモリを使用して実行する指令ポートアーキテクチャについて説明する。以下の説明にかいては、本発明を完全に理解するために、特定の回路構成・構成要素等の特定の詳細を多まずに本発明を実施して良いことは当業者には自明であろう。その他の点については、本発明を不必要に不明瞭にしないため、周知のプロセス・アーキテクチャ及び固路を詳細には説明しなかつた。

本発明の好ましい実施例は、フラッシュ EPROM とも呼ばれる特定の二極単一トランジスタ形の電気的に構去可能プログラム可能フラッシュメモリと関連して使用される。これは、マイクロプロセッサ制御の下で再プログラミング能力を得るために最適化された高密度不輝発性フラッシュメモリである。この特定のフラッシュ EPROM は、一辺192mil の正方形ダイ上に製造される 6 mm×6 mmのセルを有する 32,768 × 8 ビットを提供する最

供する。情会アルゴリズムはフラッシュメモリセルを清去するために必要な電圧を供給し、次に、メモリが清去されたことを検査確認する。清去サイタルは監視され、消去が完了するまで増分されてゆく所定のパルス傷を有する消去パルスだとに 級選される。しかしながら、最大パルスカウントに達しても、メモリの完全な消去が行なわれていない場合には誤りが検出される。

間様にして、メモリのプログラミング中、アルゴリズムはメモリの各記憶場所のプログラミングを実行し、プログラミングをはその内容を検査理解する。プログラミングサイクルは監視され、プログラミングが完了するまで所定のパルス値を有するプログラミングパルスととに繰返される。しかしながら、所定の最大パルスカワントの後もプログラミングを完了することができなければ、プログラミングの誤りが記される。

#### (突施例)

以下、垂付の図面を参照して本発明を詳細に説明する。

新形の 1.5 mm の相補形会属酸化物半導体 (CMOS) 技術を利用している。以下では特定の 256 K ピットフラッシュ EPROM について説明するが、その他のメモリサイズ及び別のメモリ技術を本発物に適用できるととを了解すべきである。

ラッシュ EPROM セルは本服の「従来の技術」の 項で引用した先行技術の参考文献の中に配載され ている。

特殊な国際を使用したければ、フラッシュEPROMと従来のメモリデバイスとの間にピンの直接の互換性を成立させることは不可能である。フラッシュメモリと従来のEPROM デバイスとの間の内がよりと使用するために、本発明は、国路内ではなりのでは、本発明は、国路内では、本発明の指令ボートアーキテクテヤを提供する。本発明の指令ボートアーキテクテヤはブログラムの市会がであると共に、従来のEPROM/REPROM とのピンの互換性を維持する。この特殊なアーキテクチャは、フラッシュメモリが組込まれている半導体チップに含まれる回路の中で実現される。

第1回に関して説明する。第1回には、本発明 のフラッシュ EPROM 半導体デバイス10が示さ れている。アドレスパス12はアドレスピット

も、データパス20のピット数は回路構成に応じ て任意に選択される。データパス20は入出力 (1/0) パッフア21に結合され、メモリアレイ 11に入力されるべきデータはパス 23m からデー メラッチ22を介して結合される。逆に、メモリ アレイ11からデータパス20へ出力されるべき データはパス 23b からセンス関略 101 を介して 1/0 パッフア21に結合された後、データパス 2.0 に出力される。入力データはパス 23 m を介し て指令ポートコントローラ30にも結合される。 指令ポートコントローラ30は外部信号WE 及び CE をさらに受取り、アドレスラッチ13と、デ ーメラッチ22と、消去電圧発生器24と、プロ グラムは圧発生器25と、消去/ブログラム検査 発生器28とに制御信号を供給する。外部信号 CE 及び OE はチップ/出力イネーブル論報回路 27に組合される。とれらのデータ信号、アドレ ス信号及び制御信号は、半導体メモリと組合せて 通常使用されるようなマイクロプロセツサから発 生される。

AB~A14 をアドレスラッナ13に離合する。ア ドレスパス12に1つのアドレスを供給するため に15のピットが使用されるが、アドレスピット の実験の数は任意である。アドレスラッチ13は スデコーダ1 4 及びてデコーダ1 5 に結合される。 スデコーダー4はメモリアレイ11に結合され、 アデコーダ15はアゲーテイング四路18に給合 される。好ましい実施例のメモリアレイ11は 256 Xピットのセルアレイ構造であり、Xデコー ダ1 4 はメモリアレイ1 1 のX - Y マトリクスの X(行)アドレッシングをアクセスするために復 号を実行し、Yデコーダ15はX・Yマトリクス のY(列)アドレッシングのために復号を実行す る。メモリアレイ11の構成及びXデコーダ14 と、Yデコーダ15と、列ゲーテイング国路18 とを使用することによるそのようなアレイのアク セスは従来の EPROM 技術においては良く知られ ている。

データは 8 ピット双方向データパス 2 0 により BPROM デパイス 1 0 に結合されるが、この場合

供給電圧 VCC 及びその戻り電圧 VSS は EPROM デバイス 1 0 に結合され、また、指令ポートコントローラ 3 0 が読取り、消去又はプログラムの接能を選択するためにイネーブルされたか否かを決定する電圧値を有するプログラミング電圧 VPP もデバイス 1 0 に結合される。 VPP は指令ポートコントローラ 3 0 と、消去電圧発生器 2 4 と、プログラム電圧発生器 2 5 と、消去/ブログラム検査発生器 2 6 とに結合される。 これらの電圧の発生は本発明の実施とは無関係である。

テップ/出力イネーブル論理図路27はI/O パッフア21に結合される。との図路27はI/O パッフア21に制御信号を供給する。消去電圧発 生器24は、メモリアレイ11を同時に消去する ために必要な電圧を供給するためにメモリアレイ 11に結合される。プログラム電圧発生器25の 出力端子は、消去/プログラム検査機能(確認) が選択された場合にメモリアレイ11に検査電圧 を供給するために消去/プログラム検査発生器26 のプログラム機能出力端子がX デコーダ14に結 合されたときに、メモリアレイ11にプログラム 電圧を供給するようにスデコーダ14及びデコー ダ15に結合される。

メモリアレイ11の消去とプログラミングを闊 路内で実行するために、好ましい実施例の EPROM デパイス10は、デパイス10に結合されたプロ セッサからデータパス20を介してそのようた指 令を受取るように構成される。 EPROM デパイス 10を選択すべき場合は常にチップイネーブル信 号で はローになり、デバイス10はデータパス 20を介してモード命令を受取るように準備され る。命令は 1/0 パッファ 2 1 を介して指令ポート コントローラ3日に達する。指令ポートコントロ ーラる目は、プログラム。プログラム検査。商去。 併去検査(職職), 読取り及びシグナチュア読取 り(メモリアレイ11を適切な外部機器プロトコ ルに豊合させるための特殊な観取り機能)の6つ の合令を含む 2 型 推奨(エはデータピット数であ る)の命令の1つをデータパス20から受取る。 どの命令器が受取られるかに応じて、指令ポート

ートコントローラ30が非動作状態になつたとき、EPROM デバイス10は常に読取りモードのみで根能する。この指令ポートコントローラ30の非動作方式は、EPROM デバイス10を12Vの電圧が存在しない従来のEPROM (又は読取り動作のみに利用されている EEPROM ) に直接代わるものとして使用する場合には、好ましい実施例のデバイス10のチップに設けられた。このような従来のEPROM では、VPP は通常5 ボルトであるので、EPROM デバイス10を従来のEPROM に直接収りモードでのみ動作するととになる。このコントローラ非動作方式は、さらに、VPP が5 ボルトになつたときのメモリの消去又はプログラムという不測の事態を完全に防止する。

第2回に関して説明する。第2回は、好ましい 実施例の指令ポートコントロージ30を概略的に 示すプロック練図である。チップイネーブル信号 ででは制御論理31と、アドレスクロック発生器 32とに組合される。書込みイネーブル信号WE コントローラ30は適切な対応動作を実行させる ための制御信号を発生する。特定の命令が指令ポートコントローラ30に入力された後、書込みイネーブル信号で見及び出力イネーブル信号で見及び出力イネーブル信号で見ない。EPROM デバイス10の様々なユニットを適正に動作させるために、指令ポートコントローラ30及びテップ/出力イネーブル動環国路27からの様々な信号の発生を制御する。

好ましい実施例においては、指令ポートコントローラ30は、VPPが変換12ポルトの適切な電圧値にあるとまに動作される。これに対し、指令ポートコントローラ30を非動作状態とすることによって指令ポートから約5ポルトに変化することによって指令ポートトコントローラ30の動作は停止する。VPPが5ポルトに変化するたびに、指令ポートコントローラ30に向かつているデータパス20のアレイ命令は無視される。VPPが5ポルトになり、指令ポ

は制御論理31に入力として納合される。制御論 理る1は、チップイネーブル信号でE がEPROM デバイス10を動作させた場合にのみ、書込みイ ネーブル信号WE をアドレスクロック発生器32. 状態クロツタ発生器33及び指令/データクロッ ク発生器34尺結合させる。状態クロック発生器 3 3 の出力と、データパス 23a のデータとは状態 レジスタ35に結合され、状態レジスタ35の出 力は状態デコーダ38と、指令クロック発生器 34a とに納合される。 指令クロック発生器 34a の 出力は指令レジスタ37に結合される。指令レジ スタ37はデータバス 23m からのデータも受取り、 指令レジスタ37の出力は状態デコーダ38に結 合される。アドレスクロック発生器32の出力は 第1回のアドレスラッチ13ピストロープを供給 し、データクロック発生器 34b は第1回のデータ ラッチ22ドストローブを提供する。 状態デコー ダ38の出力は制御アドレスクロック発生器32 と、状態レジスタ35とに戻される。状態デコー ぎ3 8 の別の出口は、第1 図に示される消去電圧

発生器24、プログラム電逆発生器25及び消去 /プログラム検査発生器25に供給される。状態 レジスタ35は指令クロック発生器34aに帰還信 号を供給するが、指令レジスタ37はそのような 帰還機能を有していない。

る。状態デコーダ36は荷去電圧発生器24亿対 する指令を開始し、そこで、消去電圧発生器24 はメモリアレイ11の全てのアレイセルのソース 化12ポルト(VPP) を接続する高電圧スイツテ をトリガナると共化、全ての断線を築地する。フ アウラー・ノルトハイムトンネリングによつて、 メモリアレイ11の全てのセルは同時に消去され る。 書込みサイクル42 にかいて状態レジスタ35 及び指令レジスタ37に前去検査コードが書込ま れると、消去は終了し、検査すべきパイトのアド レスがラッチされ、内部荷去展界電圧がセツトア ップされる。ととで、マイクロブロセッサは、時 点43で信号 OE がローになつたとき、標準読取 りタイミングを使用したアクセスされたアドレス からメモリの出力をアクセスすることができる。 その後、全てのアドレスについて検査手順が繰返 される。

プログラミングは第5回に示す方式により実行される。書込みイネーブル信号WE の第1のサイクル 45にかいて状態レジスタ35及び指令レジ

検査及び前去検査(確認)の間に、プログラムと ・消去の限界を保証するために、Xデコーダを介し で勝線に印加される。

次に、 EPROM デバイス 1 0 と関連する様々な信号のタイミングシーケンスを示す第 3 図 , 第 4 図及び第 5 図を参照して説明する。第 3 図は読取り機能を示し、この場合、出力イネーブル信号で、がナップ/出力イネーブル論環図路 2 7 を動作させたときにメモリアレイ 1 1 がアドレスされ、メモリアレイ 1 1 からデータが読取られる。論理図路 2 7 は、その後、 I/O パッファ 2 1 の出力機能を動作させる。

第4回は、前去動作のタイミングサイクルを示す。消去は、第1の書込みサイクル40 にかける指令レジスタ37及び状態レジスタ35への前去コードの書込みと、第2の書込みサイクル41にかける状態レジスタ35への前去確認コードの書込みとから成る2回書込みシーケンスにより実行される。前去確認コードは、信号WEの第2の書込みサイクル41の立上がり増で前去を開始させ

スタ37化プログラム指令が入力される。第2の WE サイクル46はアドレスラッチ13及びデー メラッチ22をロードする。 第2の WE サイタル 4 8 の立上がり嬉は、状態デコーダ 3 8 にプログ ラム電圧発生器で5 化対し制御信号を発生させる ととにより、プログラミングを開始する。次に、 プログラム電圧発生器25はメモリアレイ11の アドレスされたセルのゲート及びドレインに高電 圧 VPP を印加する。第3のWE サイクル47で状 盤レジスタ35及び指令レジスタ37にプログラ **ム検査指令を書込むことにより、プログラミング** は終了し、新た化プログラムされたパイトを検査 するために内部膜界電圧が設定される。この場合 も、 ŌE が時点48でローになつたとき、アドレ スされたパイトを標準マイクロプロセッサ説取り タイミングを使用してアクセスすることができる。

次に、第6回に関して説明する。第6回は、指令ポートコントローラ30により利用される消去 アルゴリズムを示すフローチャートである。初期 設定設階の間、VPPが印加され、全てのパイトは 特定の値、との場合はOOR にプログラムされ (事前条件付け)、カウンタは所定の初期設定値 にプリセットされる。次に、消去セットアップ指 令が書込まれ、続いて、消去指令が書込まれる (第4間のタイミング団を参照)。消去が実行さ れる時間切れ期間中、消去検査指令が書込まれ、 続いて別の所定の時間切れ期間(この場合 6月80c) が始まる。

次に、メモリからデータが読取られ、データが 前去されたか否かを判定するためにデータの検査 が実行される。データが消去されていなければ、 データを捕去するためのペルス個が所定の値だけ 増分され、TEW カウンタに配憶され、最大限界 値に関して検査される(CUMTEW 計算及びTEW 計算は第6圏に示されている)。好ましい実施例 にかいては、ペルス個は10秒の累積消去時間に わたり最大限界値に増分される。増分後、そのだ びに、シーケンスは書込み、消去セットで 合と、書込み、所定のペルスカウント(この実施

状態レジスタに書込まれ、続く第2の書込みサイ クルで、アドレス及びデータをラッチする(第5 因のタイミング因を参照)。プログラミングが実 行される所定の時間切れ期間の後、プログラム検 査指令が書込まいる。さらに所定の時間切れ期間 ( との実施例では 64#see)の後に、プログラムさ れたデータを検査するためにデータはメモリから 読取られる。書込まれたデータがメモリから読取 られたデータに対応していなければ、プログラミ ング時間を延長するためにパルスカウントが増分 され、書込みシーケンスと読取りシーケンスが繰 退される。この実施例にかいては、100μsec の パルスを25の最大パルスカウントまで繰返すこ とにより、プログラミング時間は延長される。パ ルスカウントの増分のたびに、所定の値、との場 合は25に連するまで、プログラミング期間の持 読時間は増加され、2.5 に適した時点で誤りが検 出される。説取られたデータが正確であると検査 されると、アドレスは増分され、その他のアドレ スのそれぞれからデータを書込み且つ観取るため

次に、プログラミングアルゴリズムのフローチャートを示す第7回に関して説明する。プログラミングサイタルは、VPP を印加し、パルスカウンタを初期設定することにより開始される。次に、プログラムセントアンブ指令が指令レジスタ及び

にシーケンスが練返される。最後のアドレスに達したときに、読取り動作に対して状態レジスタ及び指令レジスタをリセットするために、それらのレジスタに命令が書込まれる。第7回のアルゴリズムは、第6回の消去に先立つ事前条件づけのために40 をロードする目的でも使用される。

 込みイネーブル信号とを AND するものであるので、特定して示されてはいない。得られた信号は CWE で示される。

好ましい実施例は、アドレスクロツク発生器32 からアドレスラッチに対してストロープを発生す る際の遅延を提供するために一連のインパータを 利用する。好ましい実施例の特定の国路で使用さ れているように、指令レジスタ37は4つの別個 のレジスタ R3, R5, R4 及び R7 から構成される。 レジスタ R5, R6 及び R7 はモード選択のために 利用され、レジスタ R3 は無効の入力を復号し且 つラッチするために使用される。状態レジスタ35 には 2 個のレジスタがある。レジスタ R2 は、荷 去を動作させるために帰遺制御と共に使用され、 プログラム状態レジスタB1 はデータラッチ又に 指令レジスタへのデータ入力流れを制御するため 化使用される。指令クロック発生器 34m 及びデー タクロック発生器 34b は、レジスタ及びデータラ ッチにより必要とされる互いに重なり合わないタ ロック位相を発生する機能を有する。これらのク

号を最上位アドレスピット A14 とマルチブレクスする。 VPP が5 ボルトであるとき、 A14/WEピンは最上位アドレスピット(A14)を脱取るが、このピットは場合によつてはページモードを選択するために使用さごる。しかしながら、 VPP がブログラミング電圧(この実施例では12 ボルト)になると、 A14/WEピンの信号は登込みイネーブル信号として脱取られる。 従つて、最上位アドレスピットを書込みイネーブル信号とマルチブレクスすることにより、マルチプレクシング方式は本発明の EPROM デバイス10を既存の EPROM デバイスとピンの互換性をもたすことができる。

以上、フラッシュ EPROM/EEPROM のプログラミング及び補去を実行する指令ポートアーキテクチャを説明した。

#### 4. 図面の簡単な説明

第1回は、本発明のフラッシュメモリデバイス の戦略プロ・ 線閣、第2回は、本発明の指令ポートコントローラの戦略プロック線図、第3回は、 本発明の観取りサイクルに関するタイミング図、 ロックは、プログラムデータラッチ、指令レジス タ及び状態レジスタに対する書込みサイタルの間 に入力データのラッチ動作を制御する。

アドレスクロック発生器は、アドレスラッチに 向かうアドレス情報の流れを制御する役割を有す る。状態レジスタ35及び指令レジスタ37は指 令ポートアーキテクチヤの心臓部を成し、データ 入力パッファからの入力を受取り、チップに関す る動作モードを復号するためにデータを記憶する。 担合命令はレジスタ5,も及び7に対する3つの データピットにより決定され、それらのピットア ら動作モードを決定するための実理値表は第8回 • に示されている。指令レジスタはその出力端子 からの角道がなく、単一書込みモードをトラック し、多重書込みモードへの導入を選択する。状態 レジスタはその出力強子から入力端子への帰還経 路を有し、多世書込みモードの様々な政階を通過 するとまにチップの順次動作をトラックする。 EPROM デバイス10を反存の EPROM デバイス と互換性をもたす場合には、普込みイネーブル信


第4回は、本発明の消去サイクルに関するタイミング図、第5回は、本発明のブログラミングサイクルに関するタイミング図、第6回は、本発明の消去サイクルのフローチャート図、第7回は、本発明のプログラミングアルゴリズムに関するフローチャート図、第8A図、第8B図、第8C図、第8D 図及び第8E 図は、第2回に示される指令ポートコントローラの振時図である。


10・・・フラッシュ EPROM 半導体デバイス、11・・・メモリアレイ、12・・・アドレスラッチ、14・・・メデコーダ、15・・・ソデコーダ、20・・・双方向データバス、21・・・ス 出力バッフア、22・・・データラッチ、24・・・消去電圧発生器、25・・・ブログラム電圧発生器、25・・・デップ/出力イネーブル論理回路、30・・・指令ボートコントローラ、31・・・制御論理、32・・・アドレスクロック発生器、33・・・状態クロック発生器、

34s・・・指令クロック発生器、34b・・・・データクロック発生器、35・・・状態レジスタ、36・・・・状態デコーダ、37・・・・指令レジスタ、 CE・・・・チップイネーブル信号、OE・・・・出力イネーブル信号、WE・・・・番込みイネーブル信号。


特許出願人 インテル・コーポレーション


代理人山川政樹








## FIG\_2
























FIG\_RE



第1頁の続き

アメリア合衆国 95051 カリフオルニア州・サンタ ク 700発明者 ジョージ・ヘクストラ

ララ・グラナダ ナンパー 362・3500

アメリカ合衆国 95630 カリフオルニア州・エル ドラ 勿発 明 者 ヴアージル・ナイル

ド ヒルズ・リッジピュー ドライブ・3553 ス・キネツト

70発 明 者 ステイーヴン・ウエル アメリカ合衆国 95662 カリフオルニア州・オレンジベ

ール・グリーンパック レーン・ナンパー 157・9175 ズ

アメリカ合衆国 95630 カリフオルニア州・エル ドラ 70発明者 マーク・ウインストン

ド ヒルズ・フィリップ コート・874

## 手 続 補 正 書(オ玄)

特許庁長官殿

1-8-8

1. 事件の表示

平成 (年特 許順第 36394 号

2. 登明の名称 メモリの消去法、メモリのアログラミング法 およびメモリの消去・フィログラミング法

3. 補正をする者

事件との関係 許 出額人

名称 (氏名) インテル・コーホ・レーション

東京店千代田区水田町2丁目4番2号 秀 和 僧 康 ピ ル 8 海 山川田野計の市番荷内 電 第 (580) 0 9 6 1 (代充) FAX (581) 5 7 5 4 4. 代理人 〒100 組所

氏名 (6462) #理士 山川 政 機能

9 神正 中の日付 平成1年 5月30日 **埼正により増加する見明の数** 

6. 補正の対象

明 福 書

特許庁 1. 6. 6 **EUXI** 

ワ州正の内容

明順費の介書(内容に変更なし)